TSMC soll neue Chipverpackungstechnologie entwickeln: Übergang von Waferebene zu Panel-Ebene-Verpackung

Laut Quellen, die mit der Angelegenheit vertraut sind, untersucht TSMC eine neue fortschrittliche Chipverpackungstechnik, die anstelle von traditionellen kreisförmigen Wafern rechteckige panelähnliche Substrate verwendet.Dieser Ansatz würde es ermöglichen, mehr Chipsätze auf jedem Panel zu platzieren.

Der Bericht zeigt, dass diese Forschung in den frühen Stadien liegt und "mehrere Jahre" dauert, um zu kommerzialisieren, aber sie stellt eine signifikante technologische Verschiebung für TSMC dar, die zuvor unter Verwendung rechteckiger Substrate in Betracht gezogen wurde.

Quellen zeigten, dass die getesteten rechteckigen Substrate 510 mm bis 515 mm messen und über das Dreifache des nutzbaren Bereichs der aktuellen 12-Zoll-Wafer boten.Die rechteckige Form bedeutet, dass es weniger ungenutzten Raum an den Rändern gibt.

TSMC verwendet 12-Zoll-Siliziumwafer, die größte verfügbare, für seine fortschrittlichen Chip-Stapel- und Montechnologien.Das Unternehmen erweitert seine fortschrittlichen Chip -Verpackungskapazitäten, um die wachsenden Anforderungen zu erfüllen.Die Erweiterung der Taichung -Fabrik von TSMC in Taiwan ist in erster Linie für Nvidia, während die Tainan -Fabrik -Erweiterung darauf abzielt, Amazon und seinen Chip -Design -Partner Alchip unterzubringen.

Auf die Frage nach dieser Entwicklung erklärte TSMC, dass sie "den Fortschritt und die Entwicklung fortschrittlicher Verpackungstechnologien, einschließlich Verpackungen auf Panel, genau überwachen".

Die Chipverpackungstechnologie wurde einst als weniger technisch intensive Fläche in der Chipherstellung angesehen und ist immer wichtiger für die Aufrechterhaltung des Fortschritts des Halbleiters.

Ein Nvidia-AI-Computerchips wie den H200 und B200 als Beispiele einnimmt, reicht es nicht aus, sich ausschließlich auf die hochmoderne Chipproduktion zu verlassen.Erweiterte Verpackungstechnologien, die von TSMC wie Cowos Pionierarbeit erstellt wurden, sind ebenfalls erforderlich.Beispielsweise können Cowos zwei Blackwell-Grafikverarbeitungseinheiten für die B200-Chipsätze kombinieren und mit acht HBM-Chips (High-Bandwidth-Speicher) anschließen, wodurch der Datendurchsatz und die Beschleunigung der Computerleistung verbessert wird.

Mark Li, ein Halbleiteranalyst bei Bernstein Research, schlägt vor, dass TSMC bald in Betracht ziehen muss, rechteckige Substrate zu verwenden, da die Nachfrage nach mehr Chips pro Paket in AI -Chipsätzen weiter steigt.