- Deutsch
-
EnglishDeutschItaliaFrançais日本語한국의русскийSvenskaNederlandespañolPortuguêspolskiSuomiGaeilgeSlovenskáSlovenijaČeštinaMelayuMagyarországHrvatskaDanskromânescIndonesiaΕλλάδαБългарски езикAfrikaansIsiXhosaisiZululietuviųMaoriKongeriketМонголулсO'zbekTiếng ViệtहिंदीاردوKurdîCatalàBosnaEuskeraالعربيةفارسیCorsaChicheŵaעִבְרִיתLatviešuHausaБеларусьአማርኛRepublika e ShqipërisëEesti Vabariikíslenskaမြန်မာМакедонскиLëtzebuergeschსაქართველოCambodiaPilipinoAzərbaycanພາສາລາວবাংলা ভাষারپښتوmalaɡasʲКыргыз тилиAyitiҚазақшаSamoaසිංහලภาษาไทยУкраїнаKiswahiliCрпскиGalegoनेपालीSesothoТоҷикӣTürk diliગુજરાતીಕನ್ನಡkannaḍaमराठी
Email:Info@Y-IC.com
Zuhause > Nachrichten > Tokyo Electronics entwickelte erfolgreich 400 Schicht gestapelte 3D -NAND -Flash -Technologie
Tokyo Electronics entwickelte erfolgreich 400 Schicht gestapelte 3D -NAND -Flash -Technologie
Tokyo Electronics (TEL) gab am 9. Juni bekannt, dass es erfolgreich einen Speicherchip-Durchlochetechnologie entwickelt hat, mit dem 3D-NAND-Flash-Speicherchips mit Stapeln von über 400 Schichten hergestellt werden können.Der vom Forschungsteam entwickelte neue Prozess hat zum ersten Mal elektrische Ätzungsanwendungen in den niedrigen Temperaturbereich gebracht und die Erfindung von Systemen mit extrem hohen Ätzraten Pionierarbeit geleistet.
Diese innovative Technologie kann in nur 33 Minuten in einer Tiefe von 10 Mikrometern das Ätzen vervollständigen und die Zeit im Vergleich zu früheren Technologien erheblich verkürzen.Tokyo Electronics erklärte, dass die Anwendung dieser Technologie nicht nur zur Herstellung von 3D -NAND mit höherer Kapazität beiträgt, sondern auch das Risiko einer globalen Erwärmung um 84%verringert.
Diese innovative Technologie kann in nur 33 Minuten in einer Tiefe von 10 Mikrometern das Ätzen vervollständigen und die Zeit im Vergleich zu früheren Technologien erheblich verkürzen.Tokyo Electronics erklärte, dass die Anwendung dieser Technologie nicht nur zur Herstellung von 3D -NAND mit höherer Kapazität beiträgt, sondern auch das Risiko einer globalen Erwärmung um 84%verringert.
Abbildung 1: Querschnitt und Längsschnitt von durch Löcher geätzt
Abbildung 2: Beispiel des durch 3D -NAND verwendeten Lochs
Tokyo Electronics sagte, dass das Team, das diese Technologie entwickelt, die neuesten Errungenschaften und Berichte auf dem Seminar 2023 sehr großer Integrationstechnologie und Prozess in Kyoto, Japan, vom 11. bis 16. Juni veröffentlichen wird.
Tokyo Electronics sagte, dass das Team, das diese Technologie entwickelt, die neuesten Errungenschaften und Berichte auf dem Seminar 2023 sehr großer Integrationstechnologie und Prozess in Kyoto, Japan, vom 11. bis 16. Juni veröffentlichen wird.