Imec fabs Ringoszillator mit GAA-Nanodraht-Transistoren

Der Demonstrator zeigt das enorme Potenzial, das diese Technologie für die Realisierung von Sub-5-nm-Technologieknoten bietet.
Gate-all-around (GAA) MOSFETs, die auf vertikal gestapelten horizontalen Nanodrähten oder Nanoblättern basieren, sind vielversprechende Kandidaten für FinFETs in Sub-5nm-Technologieknoten und erweitern somit die heutige CMOS-Technologie über ihre Skalierungsgrenzen hinaus.

Diese innovative Transistorarchitektur bietet eine aggressivere Gate-Pitch-Skalierung als FinFETs, da sie eine bessere elektrostatische Steuerung erzielt. Darüber hinaus liefern Nanoblätter in sehr skalierten Standardzellen, in denen nur ein Fin-Bauelement zulässig ist, mehr Strom pro Footprint als Finnen und können daher höhere kapazitive Lasten ansteuern. Schließlich ermöglicht die Integration von Nanoblatt-Vorrichtungen mit variablen Breiten in einer einzigen Plattform eine Leistungs / Leistungsoptimierung mit hoher Granularität.
Wie bei jeder disruptiven Innovation erfordert diese neue Architektur Prozessoptimierungen, und ein Forscherteam von Imec und Applied Materials hat mehrere Optimierungen für die Herstellung von gestapelten Silizium-Nanodraht- und Nanoschicht-FETs demonstriert.

Die erste Prozessoptimierung besteht in der Implementierung eines SiN Shallow Trench Isolations- (STI) Liners, der die oxidationsinduzierte Finnenverformung unterdrückt und die Formkontrolle des Nanodrahts oder der Nanofolie verbessert.

Zweitens wurde Selectra-Ätzen verwendet, um die Freisetzung von Nanodraht / Nanofolie und die Bildung von inneren Abstandhalterhohlräumen mit hoher Selektivität zu ermöglichen und ohne Rückfluss von Silizium zu verursachen. Schließlich wurden zum ersten Mal Ringoszillatorschaltungen basierend auf gestapelten Silizium-Nanodraht-FETs einschließlich Metallgattern mit Doppelarbeitsfunktion für die Schwellwertspannungssteuerung beschrieben.
Imec hat auch eine Studie über die Zuverlässigkeit von GAA-Nanodrähten vorgestellt, die zeigt, dass die Degradationsmechanismen und ihre Entstehung denen in planaren Bauelementen ähnlich sind.

Die Modellierung der Degradation einschließlich verschiedener Channel-Hot-Carrier (CHC) -Moden sowie positiver Bias-Temperatur-Instabilität (PBTI) ermöglicht eine Extrapolation auf 10 Jahre Lebensdauer im Full-Bias-Raum.

Der erhaltene sichere Operationsbereich (SOA) wurde verwendet, um den Betrieb der Vorrichtung zu optimieren. Ein zusätzlicher Degradationsmechanismus, der berücksichtigt werden muss, ist die Selbsterwärmung, die in solchen begrenzten Strukturen sehr wichtig ist.

Schließlich hat IMEC in einer Studie zu ESD-Dioden in Sub-7-nm-GAA-Nanodraht-Technologieknoten nachgewiesen, dass die Diodenleistung durch einige der Prozessoptionen erheblich beeinflusst wird und dass Optimierungen erforderlich sind, wie beispielsweise einen Wrap-Around-Kontakt (WAC) Kontaktfläche in einem skalierten Finnenabstand und kann mit GAA kombiniert werden.