Vollständige Anleitung zu D -Riegel: Betrieb, Schaltung und Wahrheitstabelle

In Digital ist das effiziente Verwalten von Daten wichtig.Der D -Latch wird in der Datenspeicherung und -verwaltung in elektronischen Systemen verwendet.In diesem Artikel geht es um Details von D -Riegel und untersucht, wie sie funktionieren, ihre verschiedenen Verwendungszwecke und ihre verschiedenen Konfigurationen.Wir werden alles untersuchen, von einfachen Operationen bis hin zu komplexeren Setups, die aufeinanderfolgende Wechselrichter und Multiplexer beinhalten.Verstehen, wie sich die Riegel strukturieren, wie sie arbeiten, und wie wichtig es ist, sowohl für grundlegende als auch für fortschrittliche elektronische Geräte ihre erforderliche Rolle bei der digitalen Elektronik hervorzuheben.

Katalog

D Latch -Übersicht

Ein D -Latch ist eine grundlegende digitale Schaltung, mit der ein Bit Daten eingehalten wird - entweder ein 1 (hoch) oder eine 0 (niedrig).Es funktioniert wie eine einfache Speicherzelle und hält diesen Wert basierend auf seiner Steuereingabe stabil.Der Verriegelung wird durch einen Eingang namens Enable (e) gesteuert.Wenn E hoch ist, ist der Riegel "transparent".In diesem Modus folgt die Ausgabe (q) sofort alles, was sich in der Dateneingabe befindet (D).Alle Änderungen am Eingang werden sofort am Ausgang reflektiert, sodass die Schaltung so wirkt, als würde er den Eingang in Wirklichkeit kopieren.

Wenn die Aktivierung der Aktivierung niedrig ist, hält sich der Riegel am letzten Wert fest, den er so hoch war, dass E hoch war.Auch wenn sich der Eingang danach ändert, bleibt die Ausgabe gleich.Dadurch können Sie den Schaltkreisdaten vorübergehend speichern und sie nur bei Bedarf freigeben oder aktualisieren.Im Vergleich zum älteren S-R-Latch ist der D-Verriegelung stabiler und vermeidet unerwünschtes Verhalten.In einem S-R-Verriegelung kann es verwirren, wenn sowohl die Eingänge eingestuft als auch die Eingänge gleichzeitig hoch sind.Der D -Latch vermeidet dies durch die Verwendung eines Wechselrichters, der sicherstellt, dass das Set und Zurücksetzen niemals hoch zusammen sind.Diese Auswahl der Entwurf hält die Schaltung stabil und vorhersehbar.

D Latches werden normalerweise mit NAND -Toren hergestellt, aber Sie können andere Tore wie und oder oder nicht von der erforderlichen Art und Weise verwenden, was sie für ein bestimmtes Design benötigen.Diese Flexibilität erfüllt unterschiedliche Anforderungen für das Timing, die verfügbaren Komponenten oder die Leistung.In vielen digitalen Systemen finden Sie D -Riegel.Sie werden zum Abtastdaten zu bestimmten Zeiten, zum pufferenden Signalen zwischen Teilen einer Schaltung verwendet und präzise Verzögerungen hinzufügen.Diese Funktionen tragen dazu bei, alles synchron zu halten und sicherzustellen, dass das System zuverlässig ausgeführt wird.

D Latch -Arbeit

Um zu verstehen, wie ein D -Latch -Funktions in Schaltkreisen funktioniert, ist es hilfreich, genau zu prüfen, wie seine Ausgabe auf Änderungen seiner Eingänge reagiert - insbesondere die Daten (d) und aktivieren (e) Signale.Das Verhalten des Ausgangs (q) hängt vollständig vom Zustand des Enable -Signals ab.

Wenn die Aktivierung hoch ist - transparenter Modus

Wenn die Aktivierung der Aktivierung hoch ist, tritt der Riegel in einen sogenannten transparenten Zustand ein.In diesem Modus spiegelt der Ausgang Q direkt die aktuelle Logikstufe an der Dateneingabe D wider. Eine Änderung bei D wird sofort an Q übergeben. Diese tatsächliche Reaktion wird als "transparent" bezeichnet - es wirkt so, als gäbe es keine Barriere zwischen Eingang und Ausgabe.Sie können beobachten, wie der Eingang ohne Verzögerung an der Ausgabe spiegelt wird, was für eine präzise Datenabtastung oder ein Signalübergang nützlich ist.

Wenn die Aktivierung niedrig ist - Haltezustand

Wenn das Aktivierungssignal niedrig ist, verfolgt der Verriegelung den Eingang nicht mehr.Zu diesem Zeitpunkt enthält es den letzten Wert, der bei D vorhanden war, während Enable hoch war.Unabhängig davon, wie oft die Dateneingabe danach ändert, bleibt die Ausgabe eingefroren.Dies ist die Speicherfunktion des Latchs - sie hält den vorherigen Wert stabil, der für spätere Stufen in einem digitalen System verwendet wird.Dieses Verhalten ist besonders wichtig in Schaltkreisen, in denen Daten vorübergehend abgehalten werden müssen, während andere Operationen abgeschlossen sind.

Wahrheitstabelle

Die Wahrheitstabelle eines D -Riegels hilft dabei, den Betrieb zu klären.Wenn die Aktivierung niedrig ist, bleibt die Ausgabe fest und reagiert nicht auf Eingangsänderungen.Wenn Sie Schalter zu hoch aktivieren, aktualisiert die Ausgabe sofort, um dem aktuellen Zustand von D zu entsprechen.

E	D	Q	Beschreibung
0	X	Q	Speicher (keine Änderung)
1	0	0	Q auf 0 zurücksetzen
1	1	1	Setzen Sie Q auf 1

• Wenn d 0 ist, während die Aktivierung hoch ist, wird der Ausgang Q 0.

• Wenn D 1 ist, wechselt Q auf 1.

Dieser Schalter ist unmittelbar und konsistent, solange Enderable hoch bleibt.Es ermöglicht eine präzise Kontrolle, wenn Daten durchlaufen werden.

Timing und Datenfluss

Ein wichtiges Detail in der Operation ist, wie sich das Timing auf die Ausgabe auswirkt.Solange die Aktivierung hoch ist, wirkt sich jede Variation am D -Eingang sofort auf die Ausgabe aus.Der Latch wirkt wie ein Kabel zwischen D und Q. Der Moment ermöglicht die Rückkehr zu niedrig. Der Riegel erfasst den Wert D in diesem Moment.Von da an hält Q diesen Wert stabil, auch wenn sich D danach ändert.Dieses Zeitverhalten wird im digitalen Design verwendet.Sie können sich darauf verlassen, um genau zu bestimmen, wann Daten abgetastet werden sollten - und wann sie aufhören sollten, sich zu ändern.Die genaue Steuerung des Enable -Signals ermöglicht vorhersehbare und stabile Datenerfassung.

D Latch in Circuit

Um zu erfassen, wie der D-Riegel intern funktioniert, hilft es, eine Standard-Implementierung auf Gate-Ebene genau zu betrachten.Eine gemeinsame Version verwendet vier NAND-Tore, die in einer modifizierten S-R-Latch-Konfiguration angeordnet sind.Dieses Setup ist so konzipiert, dass der Datenfluss über die Schaltung steuern und sicherstellt, dass nur gültige Übergänge den Ausgang erreichen.

Abbildung 2. D Latch in Circuit

Startbedingungen und Aktivierung ermöglichen

Betrachten Sie zunächst das Verhalten, wenn die Aktivierung der Eingabe (E) auf hoch eingestellt ist.Dies fordert die Schaltung an, auf die Dateneingabe (D) zu reagieren, sodass der Latch ihre Ausgabe basierend auf dem aktuellen Zustand der Eingabe akzeptiert und möglicherweise ändern kann.Betrachten Sie nun den Fall, in dem die Dateneingabe D niedrig ist (Logik 0), während die Aktivierung hoch ist.

Signalausbreitung, wenn D niedrig ist

In diesem Zustand erhält das erste NAND -Tor in der Eingangsphase ein Tief von D und ein Hoch von E. Gemäß der Funktionsweise eines NAND -Gates wird der Ausgang immer hoch sein, wenn einer der Eingänge niedrig ist.Dieses Gate gibt also ein hohes Signal aus.Gleichzeitig erhält das zweite Eingang NAND Gate ein Hoch von Enable und ein Hoch aus dem umgekehrten D -Signal (da d niedrig ist, ist seine umgekehrte Form hoch).Bei beiden Eingängen hoch gibt das Gate einen niedrigen aus.Diese beiden Ausgänge-hoch vom ersten Tor und niedrig vom zweiten-fließen in den S-R-Latch-Abschnitt.

Feedback- und Ausgangsstabilisierung (d = 0 Fall)

Im Kernverriegelung gibt das Gate den niedrigen Eingang aufgrund des grundlegenden NAND -Verhaltens sofort hoch.Dieser hohe Einspeisung in das andere Tor im Riegel, was ihn dazu zwingt, ein Tief auszugeben.Dieses Hin- und Herverhalten zwischen den beiden Toren sperrt den Riegel in einen stabilen Zustand.Der Ausgang Q hält nun einen niedrigen Wert, der direkt die Tatsache widerspiegelt, dass der Dateneingang niedrig war, wenn die Schaltung aktiviert war.Aus praktischer Sicht ist dies ein gefährlicher Punkt - Sie können sich auf die Ausgabe verlassen, um stabil zu bleiben, selbst wenn sich D später ändert, so lange die Aktivierung nach diesem Punkt niedrig bleibt.

Signalausbreitung, wenn D hoch ist

Betrachten wir nun den entgegengesetzten Fall, in dem D hoch ist (Logik 1) und Enable ist immer noch hoch.

• Das erste Eingangsnand -Gate erhält zwei hohe Signale - sanft und D, da beide Eingänge hoch sind, gibt das NAND -Gate einen niedrigen aus.

• Das zweite NAND -Tor erhält ein Hoch von Enable und ein Tief aus dem umgekehrten D (da d hoch ist, ist seine Umkehrung niedrig).Da ein Eingang niedrig ist, gibt dieses Gate einen Hoch aus.

Diese Ausgänge werden dann wie zuvor in den Kernverriegelung gesendet.

Feedback- und Ausgangsstabilisierung (d = 1 Fall)

Diesmal reagiert das Latch -Gate, das den niedrigen Eingang empfängt, erneut, indem er ein Hoch ausgibt.Dieser hohe Einspeisung in das zweite Latch -Tor, was dazu führt, dass es bei dem anderen internen Knoten einen niedrigen Tiefpunkt erzeugt.Infolgedessen wird der Ausgang Q hoch.Mit D hoch und aktiv aktiv reagiert der Riegel, indem die Ausgabe wie erwartet auf Hoch gesetzt wird.Die Symmetrie hier ist der Schlüssel.Es stellt sicher, dass sich die Schaltung konsequent verhält, unabhängig davon, ob der Eingang 0 oder 1 beträgt.

Bauen eines D -Riegels

Abbildung 3. Bauen eines D -Riegels

Das praktische Gebäude ist eine der besten Möglichkeiten, um zu verstehen, wie ein D-Riegel funktioniert.Indem Sie die Schaltung selbst erstellen, können Sie sehen, wie sich digitale Komponenten tatsächlich in Wirklichkeit verhalten.Sogar eine einfache Version mit grundlegenden Logik -Toren kann Ihnen genau zeigen, wie der Verriegelungsdaten speichert und überträgt.

Komponenten, die Sie benötigen

Um die Schaltung zu bauen, sammeln Sie die folgenden Komponenten:

• NAND -Tore (typischerweise aus einer IC der 7400er Serie)

• Nicht Tore (optional, abhängig davon, wie Sie Ihre Eingänge verweisen).

• Zwei Pushbuttons

• Zwei 10-kΩ-Pulldown-Widerstände

• Eine LED mit einem stromlimitierenden Widerstand

• Breadboard- und Pulloverdrähte

• Stromversorgung (normalerweise 5 V für TTL -Logik)

Dieses Setup erstellt einen funktionierenden D -Latch, der ein klares visuelles Feedback mit der LED gibt.

• Einrichten der Eingänge - Verwenden Sie eine Drucktaste, um die Dateneingabe (D) und die andere zu steuern, um die Aktivierung der Eingabe (E) zu steuern.Befestigen Sie einen 10-kΩ-Pulldown-Widerstand an jede Taste, sodass beide Eingänge, wenn die Tasten nicht gedrückt werden, an einen niedrigen Zustand standardmäßig eingestuft werden.Diese Widerstände sind wichtig - sie verhindern, dass die Eingänge schweben, was zu einer instabilen oder unvorhersehbaren Ausgabe führen kann.Mit beiden nicht gedruckten Tasten beginnt der Riegel in einem Ruhestatus.Aktivieren und Daten sind gering und die LED (angeschlossen mit Ausgang q) bleibt ausgeschaltet.Dies zeigt das stabile Standardverhalten des Latchs.

• Testen der Speicherfunktion - Drücken Sie anschließend die Datenschaltfläche, um die Taste zur Aktivierung der Aktivierung von Aktivieren zu ermöglichen.Dies setzt D auf hoch, aber da Enable noch niedrig ist, reagiert der Ausgang nicht.Die LED bleibt aus.Dieses Verhalten zeigt eine der wichtigsten Merkmale des D -Latches: Es aktualisiert nur die Ausgabe, wenn die Aktivierung hoch ist.Andernfalls ignoriert es Änderungen der Dateneingabe.Dies lässt den Latch wie Speicher wirken - es hält ihren aktuellen Wert, bis es sich ändern darf.

• Beobachtung des transparenten Zustands - Halten Sie nun die Daten und aktivieren Sie die Tasten.Bei beiden Eingängen hohen Eingänge tritt der Riegel in den transparenten Modus ein.Das hohe Signal bei D verläuft durch die Schaltung und erscheint sofort am Ausgang Q. Die LED wird eingeschaltet.Diese tatsächliche Antwort zeigt, dass der Latch -Latch die Dateneingabe spiegelt, wenn die Aktivierung aktiv ist.Sie sehen jetzt, wie der Verriegelung im aktiven Zustand neue Daten erfasst und anzeigt.

• Freisetzung der Eingänge - Lassen Sie nach dem Einschalten der LED beide Tasten gleichzeitig los.Dies kehrt D und E zurück.Aber beachten Sie, was passiert - die LED bleibt an.Obwohl die Eingänge zu Null zurückgekehrt sind, hält der Riegel den letzten Wert, den er erhalten hat, während aktiviert war.Dies ist die "Latching" -Ataktion: Die Ausgabe friert vor Ort und hält diesen Zustand, bis das nächste Mal die Aktivierung hoch ist.Dies ist die Kernfunktion des D -Latchs - die für die spätere Verwendung stabile Daten.

• Versuchen Sie mehr Kombinationen - Sie können diese Schritte mit unterschiedlichem Timing wiederholen.Versuchen Sie, vor Daten zu aktivieren oder vor dem anderen zu veröffentlichen.Jede Kombination gibt Ihnen ein tieferes Gefühl dafür, wie sich das Timing und die Eingangsreihenfolge auf die Ausgabe auswirken.Das visuelle Feedback der LED erleichtert es, diese Änderungen zu verfolgen und zu verstehen, was die Schaltung intern tut.

D-Latch mit Back-to-Back-Wechselrichtern

Herkömmliche D-Latch-Designs, die auf SR-Riegel basieren, können sperrig und komplex sein.Eine optimiertere Lösung verwendet zwei Wechselrichter, die in einer Rückkopplungsschleife verbunden sind.Dieses Setup reduziert die Anzahl der Komponenten und vereinfacht die Schaltung.

Abbildung 4. Rückverwechseler von D Latch

• Wie in Bild (a) gezeigt, verbinden Sie die Ausgabe eines Wechselrichters an die Eingabe eines anderen - und schleifen dann die Ausgabe des zweiten Wechselrichters an den ersten zurück - und schafft einen Basisriegel.Diese Struktur kann ein einziges Stück Daten speichern.Sobald jedoch ein Wert gespeichert ist, widersetzt er sich den Veränderungen.

• Bild (b) zeigt eine Situation, in der der Latch eine logische Höhe (1) enthält.In Abbildung 2 (c) hat ein Schalter - den Datenschalter bezeichnet -, um einen neuen Logikpegel in die Schleife zu bringen, indem ein hohes Signal auf den Eingang des zweiten Wechselrichters angewendet wurde.Gleichzeitig gibt der erste Wechselrichter weiterhin ein niedriges (0) Signal an denselben Knoten aus.Dies erzeugt einen direkten elektrischen Konflikt: Zwei gegensätzliche Spannungen werden auf denselben Punkt in der Schaltung angewendet.

• Dieser Konflikt oder dieser Konflikt führt sowohl zu einem Übertragertor als auch zu dem NMOS -Transistor im Wechselrichter, der versucht, den Knoten in entgegengesetzte Richtungen zu treiben.Das Ergebnis ist ein geringer Resistenzweg von der Stromversorgung zum Boden, der zu übermäßigem Stromfluss führen kann.Wenn dies beibehalten wird, kann dies zu einer Überhitzung oder Beschädigung der Schaltung führen.

• Um dies zu vermeiden, führt Image (D) einen weiteren Schalter zwischen dem Ausgang des ersten Wechselrichters und dem Eingang des zweiten Wechselrichters ein.Dieser Feedback -Switch muss ausgeschaltet werden, bevor der Datenschalter aktiviert ist.Das vorübergehende Durchbruch der Rückkopplungsschleife ermöglicht es den neuen Daten, ohne Konflikte einzugeben, wodurch das Risiko der Streitigkeiten beseitigt wird.

Abbildung 5. Ändern des Back-to-Back-Wechselrichters

Hier wird ein Wechselrichter hinzugefügt, bevor der Datenschalter (jetzt mit TG2 bezeichnet) das Signal bereinigt, bevor es in den Riegel eintritt.Sowohl TG1 als auch TG2 sind Transmissionstore, die vom Taktsignal gesteuert werden.

In diesem Setup steuert TG1 den Feedback -Pfad und TG2 steuert die Dateneingabe.Wenn die Uhr hoch ist, ist TG2 eingeschaltet und TG1 ist ausgeschaltet, sodass neue Daten den Latch eingeben können.Wenn die Uhr niedrig wird, schließt TG1 die Rückkopplungsschleife und TG2 schaltet sich aus und sperrt die Daten.Mit diesem Design kann der Verriegelung reibungslos zwischen transparenten und auf der Uhr basierenden Modi wechseln, um die zuverlässige Datenerfassung in digitalen Systemen zu gewährleisten.

D-Latch mit einem Multiplexer

Abbildung 6. D-Latch mit einem Multiplexer konstruiert

Ein Multiplexer-basierter D-Latch bietet eine klare und kompakte Lösung zum Speichern von Daten in digitalen Schaltungen.Anstatt sich auf mehrere diskrete Elemente zu verlassen, verwendet dieses Design einen einzelnen 2-zu-1-Multiplexer, der vom Taktsignal (CLK) gesteuert wird, wie in Bild (a) gezeigt.Die Operation ist unkompliziert.Wenn das Taktsignal niedrig ist, wählt der Multiplexer seinen ersten Eingang aus, der mit dem aktuellen Ausgangswert (Q) verbunden ist.Dadurch wird eine geschlossene Schleife erstellt, in der der Ausgang wieder in den Eingang eingespeist wird, sodass der Latch ihren vorhandenen Zustand ohne Veränderung aufrechterhalten kann.

Wenn das Taktsignal auf Hoch übergeht, wechselt der Multiplexer zu seinem zweiten Eingang, der mit dem externen Dateneingang (D) verbunden ist.Auf diese Weise können die neuen Daten den Multiplexer durchlaufen und die aktuelle Ausgabe ersetzen.Der Latch -Wert aktualisiert seinen gespeicherten Wert nur während dieser hohen Phase der Uhr und synchronisiert die Dateneingabe mit Taktübergängen effektiv.Bild (b) bietet eine detailliertere Implementierung.In dieser Version wird die Multiplexer -Funktion mit einem Paar Transmissions -Toren und Wechselrichtern neu erstellt.Jedes Übertragstor wird von der Uhr und ihrer Umkehrung gesteuert, um sicherzustellen, dass jeweils nur ein Datenpfad aktiv ist.Wenn CLK hoch ist, ist das mit der Dateneingabe verbundene Übertragstor aktiv, sodass D das Verriegelung eingeben kann.Wenn CLK niedrig ist, ermöglicht das andere Getriebegate den Rückkopplungsweg und hält den aktuellen Zustand stabil.

Dieses MUX-basierte D-Latch-Design bietet mehrere praktische Vorteile.Es verwendet weniger Komponenten als herkömmliche Latch -Konstruktionen, die die Komplexität des Stromkreises verringert und den Siliziumbereich spart.Die Verwendung digitaler Bausteine ​​wie Übertragungstore und Wechselrichter sorgt für vorhersehbares, zuverlässiges Verhalten in synchronen Systemen.Durch die Ausrichtung von Datenaktualisierungen mit dem Taktsignal bietet das Design eine kontrollierte und effiziente Methode zum Verwalten des Status in der sequentiellen Logik.

Abschluss

Diese Untersuchung in D -Riegel unterstreicht ihre Anpassungsfähigkeit und Effizienz bei der Gestaltung digitaler Schaltkreise.Egal, ob sie mit NAND -Gates, gepaart mit CMOS -Wechselrichtern oder durch Multiplexer verbessert werden, D Latches sind im Bereich Elektronik ultimativ.Ihre Fähigkeit, zwischen transparenten und Holding -Zuständen zu wechseln, liefert eine präzise Datenflussregelung, die für Anwendungen nützlich ist, die eine stabile und zuverlässige Datenspeicherung und -abnahme erfordern.Mit der Vertrautheit mit ihrer internen Architektur, Funktionalität und Anwendungen können Sie digitale Systeme für eine verbesserte Leistung und Erweiterbarkeit verbessern.Während sich die Technologien entwickeln, bleiben die anfänglichen Konzepte und Verwendungen von D -Latch, die hier diskutiert werden, aktiv, um kompliziertere und überzeugende digitale Systeme voranzutreiben.

Häufig gestellte Fragen [FAQ]

1. Warum wird D Latch als transparenter Verriegelung bezeichnet?

Der D -Latch wird als "transparent" bezeichnet, da bei aktiven (e) aktiven Eingabe (typischerweise hoch) der Ausgang (q) Änderungen im Eingang (d) direkt widerspiegelt.Dies bedeutet, dass es keine Verzögerung oder Obstruktion des Eingangs in den Ausgang gibt, solange der Verriegelung aktiviert ist.Die Daten am Eingang werden sofort am Ausgang angezeigt.Der Begriff "transparent" erfasst diese Fähigkeit, den Riegel zu durchsuchen, wenn er aktiviert ist.

2. Wie erstellt der D -Latch mit Aktivieren eine Rückkopplungsschleife, um den Zustand zu erhalten?

Ein D -Verriegelung mit einer Aktivitätsfunktion enthält eine Rückkopplungsschleife, um seinen Zustand zu halten, wenn das Enable -Signal inaktiv ist.Dies wird durch die Verwendung eines Paares von Kreuzgekoppelten oder NOT-Toren erreicht.Wenn das Aktivierungssignal aktiv ist, akzeptiert der Latch die Eingabedaten.Sobald das Aktivierungssignal inaktiv ist (niedrig für einen NAND-basierten Riegel), wird der Ausgang eines der Tore an die Eingabe des anderen zurückgeführt.Diese Konfiguration sperrt den aktuellen Status der Ausgabe durch kontinuierlich zirkulierter Zirkulation zwischen den Gates, wodurch die Eingabe effektiv getrennt und der Ausgangszustand unabhängig von Änderungen am D -Eingang unabhängig wird, bis die Aktivierung erneut aktiv ist.

3. Was ist der Rennbeding des D -Riegels?

Die Rennbedingung in einem D -Verriegelung tritt auf, wenn Änderungen am Eingang (d) nahe an den Änderungen im Status "Enable Signal" (E) stattfinden, insbesondere zu dem Zeitpunkt, als sie von aktiv zu inaktiv wechselt.Wenn sich der Eingang in dieser Zeit ändert, spiegelt der Ausgang möglicherweise nicht korrekt den beabsichtigten Zustand wider, da der Verriegelung möglicherweise einen mittleren, unbeabsichtigten Zustand des Eingangs erfasst.Diese Unsicherheit führt zu einer unvorhersehbaren Ausgabe, die als Rassenbedingung bezeichnet wird, da der Zustand des Eingangs und der Zeitpunkt des Enable -Signals "Rennen" sind, um die Ausgabe zu beeinflussen.

4. Was ist der verbotene Zustand im Riegel?

Der Begriff "verbotener Zustand" ist häufig mit komplexeren Riegel wie dem JK- oder SR -Latch und nicht mit einem D -Latch verbunden.In einem SR -Verriegelung tritt der verbotene Zustand auf, wenn sowohl die Eingänge der Satz (s) als auch der Reset (R) gleichzeitig aktiv sind, was zu einer undefinierten oder instabilen Bedingung für den Verriegelung führt.Für D -Riegel gibt es, da es nur einen Dateneingabe gibt, keinen typischen "verbotenen Zustand", wie es in SR -Riegel zu sehen ist.Es können jedoch Probleme wie Rassenbedingungen auftreten, die problematisch, aber nicht typischerweise als "verboten" bezeichnet werden.

5. Warum ist der Riegelpegel empfindlich?

Ein Verriegelung wird als pegelempfindlich beschrieben, da sie eher auf den Niveau (hoch oder niedrig) des Aktivierungssignals als auf seine Kante reagiert (Übergang von hoch auf niedrig oder niedrig bis hoch).Wenn sich das Aktivierungssignal auf einem hohen Niveau befindet, ermöglicht der Verriegelung die Daten vom Eingang frei an die Ausgabe, sodass die Ausgabe direkt der Eingabe folgt.Wenn das Aktivierungssignal niedrig ist, reagiert der Riegel auf Änderungen am Eingang und behält ihren letzten Zustand bei.Dieser Empfindlichkeitsniveau wird für Anwendungen verwendet, bei denen sie steuern müssen, wenn Daten abgetastet und auf der Grundlage des kontinuierlichen Zustands eines Steuersignals und nicht nur auf einem kurzen Signalübergang gehalten werden.